Z1013.64.VGA

Alles was Du selbst gebaut hast, hier herein. Das Projekt muss allerdings mit einem oder mehreren Parallax Propeller µC realisiert worden sein.
Benutzeravatar
PIC18F2550
Beiträge: 2781
Registriert: Fr 30. Sep 2011, 13:08

Re: Z1013.64.VGA

Beitrag von PIC18F2550 »

Bedenke das Du die Daten nach ca. 2 Takten der CPU nicht mehr auf auf dem Bus hast und die nächsten bereits nach 3 Takten ans Toor Klopfen.

Deine routine müsste bei einer 4Mhz Version schon nach 500nsec abgearbeitet sein.
Sas währen ca 25 Befehle in PASM.
Das geht alles nur in PASM.
SPIN ist da viel zu langsam.
Gruß
PIC18F2550

drone265/278
Barbarus hic ergo sum, quia non intellegor ulli.
Ein Barbar bin ich hier, da ich von keinem verstanden werde.
ʎɐqǝ ıǝq ɹnʇɐʇsɐʇ ǝuıǝ ɹǝpǝıʍ ǝıu ǝɟnɐʞ ɥɔı ´uuɐɯ ɥo
Benutzeravatar
unick59
Beiträge: 134
Registriert: Di 23. Jun 2009, 11:14
Wohnort: Heideblick

Re: Z1013.64.VGA

Beitrag von unick59 »

Jau,Jau, das ist mir klar. Sowas ähnliches habe ich für den Ju+Te-Rechner ja schon gemacht.
Für 1k BWS beim Z1013 also 10 Adressleitungen, 8 Datenleitungen, 1 Selectsignal brauchste bei 8 Anschlüsse für VGA, 2 Anschlüsse EEprom und 2 Anschlüsse serielle Schnittstelle, also in Summe 31 I/O's ja noch nicht mal ne Porterweiterung.
Und dann lauscht ein Cog eben per WAITPEQ am Bus und schreibt ggf das Ergebnis zwecks Übergabe an andere Cogs in eine Long im Hub.
Das müßte eigentlich zeitlich hinkommen.
Ich will aber mal testen, ob ich nicht mit 2x einlesen und zwischenzeitlichem Umschalten von 74lvcxx als Porterweiterung alle Daten und Adresssignale und einige Steuersignale vom Bus einlesen kann.
Und ich mach am Prop eh sogut wie kein SPIN.
Gruß Uwe
Benutzeravatar
PIC18F2550
Beiträge: 2781
Registriert: Fr 30. Sep 2011, 13:08

Re: Z1013.64.VGA

Beitrag von PIC18F2550 »

Ich hab 2x16Bit Puffer einmal Daten und controllsignale und einmal 16Bit Adressen.

Wenn ich heute dazukomme werd ich den Fehlenden plan ändern und noch anhängen.

Über das Rücklesen muss ich mir noch gedanken machen weil es da ein Timing Proplem gibt.
Gruß
PIC18F2550

drone265/278
Barbarus hic ergo sum, quia non intellegor ulli.
Ein Barbar bin ich hier, da ich von keinem verstanden werde.
ʎɐqǝ ıǝq ɹnʇɐʇsɐʇ ǝuıǝ ɹǝpǝıʍ ǝıu ǝɟnɐʞ ɥɔı ´uuɐɯ ɥo
Benutzeravatar
PIC18F2550
Beiträge: 2781
Registriert: Fr 30. Sep 2011, 13:08

Re: Z1013.64.VGA

Beitrag von PIC18F2550 »

Gegenüber dem original gibt es ein paar änderungen.

- kein Kassetteninterface ( kommt auf externe Tastatur )
- A46 entfällt (Tastaturdecoder)
- A47 von 4 auf 8Bit erweitert (komplettes Port B)
- IO Adressdecoder A2-A7 (GAL) (CS PIO/TAST/BUSTREIBER/BWS)
- Speicherdecoder (GAL) (CS RAM/ROM/BWS)
- Taktmöglichkeit 1/2/4/8 Mhz je nach CPU aus Quarzoszi 16Mhz
- spezial Resetlogik
- 4K EPROM
- 128K SRAM z.Z nur 64K benutzt.
- VGA mit Propeller bis 32k Viedeospeicher
- Europlatiene mit Schmalen DIN Stecker A/B1..29 die restlichen bleiben frei
Dateianhänge
Z1013_C1.png
VERALTET
VERALTET
VERALTET
VERALTET
Zuletzt geändert von PIC18F2550 am Do 29. Dez 2016, 16:28, insgesamt 1-mal geändert.
Gruß
PIC18F2550

drone265/278
Barbarus hic ergo sum, quia non intellegor ulli.
Ein Barbar bin ich hier, da ich von keinem verstanden werde.
ʎɐqǝ ıǝq ɹnʇɐʇsɐʇ ǝuıǝ ɹǝpǝıʍ ǝıu ǝɟnɐʞ ɥɔı ´uuɐɯ ɥo
Benutzeravatar
PIC18F2550
Beiträge: 2781
Registriert: Fr 30. Sep 2011, 13:08

Re: Z1013.64.VGA

Beitrag von PIC18F2550 »

Die Lösung scheind vor mir zu liegen .

Reset darf nur bei Aktiven /M1 und inaktiven /MERQ ausgelöst werden.

Damit währe alles im T1 im H aktiven Teil der Periode.
Der Takt ist besser als das /MERQ da es etwas eher gegen L geht.

Jetzt suche ich einenen D-FF der mit der negativen Flanke speichert.
Der 74HC74 speichert mit der positiven Flanke.

Auf die ansonsten nötigen Inverter würde ich gern verzichten.

Wie lange muss das oderverknüpfte (RESET/M1) Signal /PM1 an der PIO Anligen damit dieser von der PIO als RESET erkannt wird?
Gruß
PIC18F2550

drone265/278
Barbarus hic ergo sum, quia non intellegor ulli.
Ein Barbar bin ich hier, da ich von keinem verstanden werde.
ʎɐqǝ ıǝq ɹnʇɐʇsɐʇ ǝuıǝ ɹǝpǝıʍ ǝıu ǝɟnɐʞ ɥɔı ´uuɐɯ ɥo
Benutzeravatar
unick59
Beiträge: 134
Registriert: Di 23. Jun 2009, 11:14
Wohnort: Heideblick

Re: Z1013.64.VGA

Beitrag von unick59 »

Hi Pic,
wie ich schon im RT-Forum gepostet habe, machst Du Dir, glaube ich, vollkommen unnötige Gedanken um das Reset bei Deinem Aufbau.
Ich sehe doch SRAM auf der Platine! Und diese ganzen M1-verknüpften Reset-Schaltungsboliden sollten doch nur den möglichen Datenverlust bei DRAM verhindern.
Ansonsten ist deine Schaltung schon ne schöne, modernere Variante als das Original.
Die VGA-Propellerschaltung von Dir ist fast IC und pin-identisch mit meinen handschriftlichen Vorüberlegungen!
Gruß Uwe
Benutzeravatar
PIC18F2550
Beiträge: 2781
Registriert: Fr 30. Sep 2011, 13:08

Re: Z1013.64.VGA

Beitrag von PIC18F2550 »

Jo auf meiner Platte ist ein SRAM aber auf der Ramdisk sind dRams. :(

Die Schaltung gab es schon vor 2 Jahren. Aber schön das zwei unabhängig auf das gleiche Ergebnis kommen.

Momentan überlege ich noch wie ich Umschaltung der Verschiedenen Auflösungen mache.
Ich denke ich werde das letzte Byte auf Adresse 0FFFFH / 07FFFH dafür verbraten.
ich denke das ein 32k Viedeospeicher mehr als ausreichend ist.
Gruß
PIC18F2550

drone265/278
Barbarus hic ergo sum, quia non intellegor ulli.
Ein Barbar bin ich hier, da ich von keinem verstanden werde.
ʎɐqǝ ıǝq ɹnʇɐʇsɐʇ ǝuıǝ ɹǝpǝıʍ ǝıu ǝɟnɐʞ ɥɔı ´uuɐɯ ɥo
Benutzeravatar
PIC18F2550
Beiträge: 2781
Registriert: Fr 30. Sep 2011, 13:08

Re: Z1013.64.VGA

Beitrag von PIC18F2550 »

So die Schaltung steht erst ein mal.
Das Kassetteninterface ist wieder hinzugekommen.
Die Resetschaltung hält sich an die Regel so das ein verwendeter dRAM Inhalt nicht zerstört wird.
Die Resetfunktion wird jetzt mit einem Kippschalter und einem RS-FF gestartet um ein Prellen zu vermeiden.

Zur Zeit versuche ich zu klären wie ich das VGA Teil bei 8Mhz beschreiben und Lesen kann.
Eventuell mit einem Wait Generator.

Den Videospeicher habe ich auf 16k verkleinert da ich den Rest für Treiber andere und Zeichensätze brauche.

Bei der Tastatur wurden die 5 Eingänge und der PIOB herausgeführt.
Das 4Bit Register (D175) wurde durch ein 8Bit breites ersetzt.
Der für die Tastatur notwendige Decoder wurde weiterhin auf die Tastatur verbannt.

Wegen des chronischen Platzmangels würde für das Kassetteninterface auf eine MiniDIN Buchse wie beim HIVE verwendet zurückgegriffen.

Das Freie PORTA ist auf einer internen Stiftleiste gelegt. Mal sehen was mir dazu noch einfällt.

Der EPROM ist ein 27C128 es werden aber nur bis 4K je nach System eingeblendet.
Es sind somit 4 Betriebssysteme möglich.
Dateianhänge
B1.png
Gruß
PIC18F2550

drone265/278
Barbarus hic ergo sum, quia non intellegor ulli.
Ein Barbar bin ich hier, da ich von keinem verstanden werde.
ʎɐqǝ ıǝq ɹnʇɐʇsɐʇ ǝuıǝ ɹǝpǝıʍ ǝıu ǝɟnɐʞ ɥɔı ´uuɐɯ ɥo
Benutzeravatar
unick59
Beiträge: 134
Registriert: Di 23. Jun 2009, 11:14
Wohnort: Heideblick

Re: Z1013.64.VGA

Beitrag von unick59 »

Schöne Arbeit! Aber mal ohne als naseweiss gelten zu wollen: Willst du wirklich noch was mit Kassetten machen? Reicht da nicht ein Pinheader zum ggf dranstecken des Kassetteninterfaces aus? Dann hast Du vielleicht ein wenig Platz für was anderes.
Gruß Uwe
Benutzeravatar
PIC18F2550
Beiträge: 2781
Registriert: Fr 30. Sep 2011, 13:08

Re: Z1013.64.VGA

Beitrag von PIC18F2550 »

Hallo Uwe,

der Plan ist schon Hunde alt. :)

Jetzt ist ein USB Anschluß drann.
Gruß
PIC18F2550

drone265/278
Barbarus hic ergo sum, quia non intellegor ulli.
Ein Barbar bin ich hier, da ich von keinem verstanden werde.
ʎɐqǝ ıǝq ɹnʇɐʇsɐʇ ǝuıǝ ɹǝpǝıʍ ǝıu ǝɟnɐʞ ɥɔı ´uuɐɯ ɥo
Antworten