Dritter BreadBoard Streich oder HiVe für Arme :-)

[DJLinux]

Nach RS232 Programmer und IDE Interface mit 8GB CF Card kommt heute noch Simm DRAM aufs Steckbrett.
Echt prima, der Propeller ist der Grund dafür das ich das dritte mal einen Lötkolben in der Hand hatte.
Wie konnte 44 Jahre nur ohne auskommen.

Grüsse Joshy

[DJLinux]

Alle drei Typen 256K, 1M, 4M (liegen noch massig im Keller rum) soll der DRAM Softwarecontroller unterstützen.
Da es im Propeller leider keine Interrupt's gibt muss ein COG in einer Endlosschleife die DRAM's Refreshen.
Eigentlich gibt es noch einen vierten Type 16MB Riegel aber den habe ich in meiner IT Laufbahn noch nirgens gesehen.
(Wird damal so um die 1200.- DM gekostet haben)

Hat den mal Jemand von Euch gesehen bzw. sein Eigen genannt?

Grüsse Joshy

[drohne235]

Na das ist ja wieder typisch DJLinux: Ich baue extra statischen RAM in den Hive ein, damit wir diesen dummen Refresh nicht an der Backe haben, quasi in bester Tradition zum Ferritkernspeicher und unser masochistischer Freund kramt unbefriedigt in seiner Bastelkiste, bis er er eine passende Geiselpeitsche findet...

Aber interessant ist das. Da macht es wirklich Sinn eine COG ale reinen Speichercontroller zu verwenden, der dann Refresh und alle anderen Speicherzugriffe koordiniert. DMA-Funktionen könnte so eine COG sicher auch gleich noch erledigen.

[DJLinux]

Bin eigentlich nicht wirklich masochistisch sexuell eher dominierend.

Als ich gestern im Keller war und die RTC gerupft hatte sah ich eine Plastiktüte mit ca. 30 Riegeln DRAM's (die mal ein kleines Vermögen gekostet haben) da dachte ich mir die 60ns Riegel kann man doch mal für einen MC benutzen.

Auch wenn ich oder wir es letztendlich nicht wirklich brauchen war es doch eine schöne Lötübung für den HiVe Bausatz.

Nun habe ich 3*30 Kuperdraht Stifte ziemlich genau mittig im 0.254 Raster gelötet so das ich denke den HiVe ohne größere Katastropfe bestücken zu können.

Wie gesagt ich komme aus der 0 und 1 Fraktion und wenn man noch nie gelötet hat kann so ein HiVe Bausatz schon etwas einschüchtern.

Wenn der HiVe dank unseren geistigen Ergüssen "DAS" Maschinchen wird dann musste man auch mal über nicht Löter nachdenken und Fertiggeräte zu dem Entsprechendem Kurs fertigen lassen und anbieten.

Grüße Joshy

PS.
Wieso "eine COG" ich kenne nur eine Kokobine ?

[DJLinux]

Der DRAM controller cog der für das Refreshen zuständig ist soll ein Busy Flag wärend des Refreshens setzen damit wenn andere cog's Speicher lesen oder schreiben wollen sie nicht dazwischen Funken.
Gibt echt nur die Möglichkeit ein globales Flag im langsameren HUB RAM zu benutzen?

Wäre es schneller oder gar noch langsamer wenn man einen unbenutzen Pin misbrauchen würde und z.B. während des Refresh ihn auf Eingang stellt und die anderen cog's das als Busy Flag interpretieren.

Könnte es sein das nur das Schreiben eines Pins und das schreiben des Daten Richtungs Registers den HUB Regeln unterliegt aber nicht das Lesen des DRR's ?

Theoretisch dürften ja alle cog's parallel etwas lesen und nur das Schreiben in selber Resource müste per Mutex geschützt werden. Aber das ist nur die Sicht der Software es kann natürlich sein das auch das Lesen gemeinsamer Resourcen im Chipdesign den HUB Regeln unterworfen wurde.

Wenn nur das Schreiben des DRR's mehr Zeit kosten würde dann wäre es ja egal weil die anderen cog's das DRR nur lesen müsten.

Da muss man ja ständig umdenken wenn man es mit 8 Core's zu tun hat.

Grüsse Joshy

[drohne235]

Dafür könntest du eine der acht Semaphoren (Locknew/set/clr/ret) benutzen und damit quasi den RAM-Zugriff verriegeln.

[DJLinux]

Ist das jetzt so richtig wenn ja dann könnte ich endlich die DRAM's ansteuern.

Grüsse und Danke

Joshy

Code: Alles auswählen

 3.3V                       Propeller 3.3V
  |                        ----------------
  |          I/O       I/O       ab hier alles Ausgänge
  |          D7   ...  D0        A9   ...  A0  /CS /RS /WE
  |           o         o         o         o   o   o   o
  |           |         |         |         |   |   |   |
  |          |1|       |1|        |         |   |   |   |
  |          |0|  ...  |0|        |         |   |   |   |
  |          |K|       |K|        |         |   |   |   |
  |           |         |         |         |   |   |   |
  |-----------+---------+         |         |   |   |   |
              |         |         |         |   |   |   |
             |1|       |1|        |         |   |   |   |
             |K|  ...  |K|        |         |   |   |   |
             | |       | |        |         |   |   |   |
              |         |         |         |   |   |   |
              o   ...   o         o         o   o   o   o
             I/O       I/O       ab hier alles Eingänge
                           ----------------
                              TTL   5.0V

[drohne235]

Nee, so wird das nix. Wobei man erstmal prüfen müsste ob die RAM-Bausteine mit 5V oder vielleicht eh schon mit 3.3V laufen - in letzterem Falle kann man sich den ganzen Stress sparen.

Hier mal die Schaltung wenn es 5V-Bausteine sind für eine Datenleitung.

[drohne235]

Jo, die Adresseingänge am RAM machen da keine Probleme. Aber deine Schaltung ist trotzdem noch falsch: Du gehst mit GND an die mittlere Anzapfung des Spannungsteilers, da muß der Prop dran - zumindest sieht es so aus... Ist immer ein wenig schwierig mit den Buchstabenschaltungen.

[DJLinux]

Jetzt weiss ich was für eine Verdrahtung ich im Kopf hatte.
Aber nur die Begrenzungs Diode ist optional aber nicht die komplette Leitung zu GND.

Grüsse Joshy