HDMI

[PIC18F2550]

Währe so was mit dem Prop machbar?
Laut Spezifikation lägen die VGA-Zeiten in dem Bereich.
Was gebraucht wird währe I²2 und ein Bustreiber entsprechender Daten Breite.

[TuxFan]

Moin moin!
Wenn ein Prop das könnte hätte bestimmt einer der Koniferen des transatlantischen Forums so etwas zusammengetrieben..........
Hast Du da schon mal nachgeschaut?
Als ich letztens den FPGA-Fred mal verfolgt hatte, gründelte ich etwas in der allwissenden Müllhalde und hatte etwas im Schnabel das meinte, nur schnelle FPGAs würden HDMI verkraften, was da dran ist, kann ich mangels Hintergrundwissen nicht beurteilen.
Gruß
TuxFan

PS.: gründeln = Benutzung von Suchmaschine DuckDuckGo

[PIC18F2550]

Moin TuxFan,

ich dachte da auch nicht an eine reine Propvariante.

Die hohen Taktraden werden erst bei der Übertragung gebraucht vorher ist alles ca. 10x langsamer.

Da gibt es doch Chips von AD die das Übernehmen können.
Leider wieder nur mit 100 Pins.

Interessant währe auch eine DVI variante.
Da gibt es ja auch einen Analogen Eingang aber der Digitale ist mit HDMI in gewissen Grenzen kompatibel. (25 - 176Mhz Videobandbreite)
Im Kabel währe dann alles 10x so hoch.

Aber das sind alles nur Gedankenspiele.

_EDIT____________________________________________________________________________

Aus anderem Forum ausgegraben.

Die neueren DVI kompatiblen TFTs unterstützen
das "CVT reduced blanking". Die HSync und VSync Zeiten sind also auf 5%
reduziert gegenüber normalem CVT Modus. Ein zb. 1680x1050x60Hz CVT Modus
hat einen Pixeltakt von 146.25MHz. Mit reduced Blanking sind es nur noch
120MHz.

Die H-Sync Zeiten sind verkürzt und das ermöglicht es den
Pixeltakt bei gleicher Auflösung und Framerate zu reduzieren. Puffern
muß man dafür aber nichts. Der DVI Wandler Chip bekommt an seinen
Eingängen RGB[23..0], HSync, VSync, DE und IDCK (evtnl. differientiell
wenn man möchte). Man sendet pro Zeile erstmal x Pixel über RGB[23..0]
bei aktiviertem DE. In den Sync-Phasen setzt man DE immer low. Nach den
Pixeln also DE=Low. An IDCK der Pixeltakt. Für 1680x1050 also 1680 IDCK
Takte DE=High und die Pixel an RGB[]. Danach HSync Phase mit DE=low, 48
Takte HSync=0, 32 Takte HSync=1 und wieder 80 Takte HSync=0. Also
Backporch +HSync +Frontporch. Bei CVT reduced Blanking ist die HSync
Phase immer 160 Pixeltakte lang. Die VSynczeiten sind 3 + 6 + 30. Dh.
die 6 Zeilen VSync müssen 460µs ergeben bei dem berechneten Pixeltakt
von 120MHz und 60Hz Framerate.

Das wäre das Format für DVI-Single-Link Displaymodis. Natürlich
unterstützen diese DVI Treiber auch den Dual-Link-Modus bei dem 2 Pixel
auf 2 Taktflanken übertragen werden. Allerdings steuert man sie dan
meistens so an das man 2 Pixelports hat, für geraden und ungeraden Pixel
also 48 Bits.

Dazu sollte man sich aber in den DVI, VESA, DDC Standards einarbeiten.
Englisches Wikipedia ist ein guter Anfang.

Würde man CVT reduced Blanking mit dem Pixeltakt von CVT ausgeben so
erhöht man die Framerate auf 73Hz bei 1680x1050'er Auflösung.
_________________________________________________________________________________