DIP40 RISC-V CPU?
Verfasst: Fr 6. Jan 2023, 07:22
Was mir die letzten Tage häufiger durch den Bregen schlich war eine reine RISC-V-CPU wie ein Mikroprozessor in den 1980ern.
Ok... Muß nicht wirklich DIP40 sein, aber so hat man schneller Z80, 6502 oder deren Nachbarn vor'm geistigen Auge.
Mal schauen, wann ich in Sachen FPGA soweit komme, nur eine RV-CPU in z.B. einen UpDuino zu packen. Vielleicht wär gar SPI als externer Bus nicht soooo schlöcht, aber klassisch einfach den parallelen Adress-/Daten-/Steuer-Bus nach draußen legen wäre mir (so die Pins am FPGA-Board reichen) am Liebsten. Vielleicht mit Multiplexerei? Es geht ja erstmal ums Spielen mit RV und nicht um Geschwindigkeitsrekorde...
https://gitlab.com/shaos/retro-v geht sogar so weit, RISC-V mit 8-Bit-Datenbus zu fahren.
https://github.com/MicroCoreLabs/Projects baut CPUs als Emulationen im Teensy4. Auch das könnte ein Weg sein zu einer Nur-CPU-RV zu kommen.
Mal gären lassen ... bloß koa Schtretsch net so früh am Jahresanfang!
...und PROST 2023 nochmal!
Ok... Muß nicht wirklich DIP40 sein, aber so hat man schneller Z80, 6502 oder deren Nachbarn vor'm geistigen Auge.
Mal schauen, wann ich in Sachen FPGA soweit komme, nur eine RV-CPU in z.B. einen UpDuino zu packen. Vielleicht wär gar SPI als externer Bus nicht soooo schlöcht, aber klassisch einfach den parallelen Adress-/Daten-/Steuer-Bus nach draußen legen wäre mir (so die Pins am FPGA-Board reichen) am Liebsten. Vielleicht mit Multiplexerei? Es geht ja erstmal ums Spielen mit RV und nicht um Geschwindigkeitsrekorde...
https://gitlab.com/shaos/retro-v geht sogar so weit, RISC-V mit 8-Bit-Datenbus zu fahren.
https://github.com/MicroCoreLabs/Projects baut CPUs als Emulationen im Teensy4. Auch das könnte ein Weg sein zu einer Nur-CPU-RV zu kommen.
Mal gären lassen ... bloß koa Schtretsch net so früh am Jahresanfang!
...und PROST 2023 nochmal!